物理验证

Physical Implementation Physical Implementation

在更高级别的物理工艺下,大型SoC芯片的物理验证日趋挑战。鉴于满足更为严苛的性能-功耗-面积要求所存在的难度,您必须满足诸如同一芯片偏差(OCV)、面向制造的设计(DfM)和可测性设计(DfT)等附加限制要求。设计团队同样需要应对经扩展,可超过100个子模块层次化设计的复杂程度。在竞争日趋白热化的市场中,上市时间比以往任何时候都重要。这就需要将设计与芯片之间的迭代次数降至最低。鉴于上述挑战所造成的后果,应确保完善的设计流程足够强大,涵盖项目后期,以及投产之前或之后的ECO工作。

英盛德在处理现如今SoC项目的复杂要求时,使用的是赢得设计大奖的多平台设计流程Helium-8P、以及与之完美配套的管理方法学Neon。此两者已由不同地点、多达30名工程师在基于深亚微米技术工艺的大型设计中得到体现。

 

您可以通过我公司提供的数据表,了解更多与英盛德提供的咨询服务相关的信息,包括IP和高级低功耗技术。

物理验证能力概述

能力

Request a Quote Request a Call 新闻间 职业资讯 了解更多

Sondrel IC Design Services

Follow us:        

© 2018 Sondrel IC Design Services | Privacy Policy